IN THE UNITED STATES PATENT AND TRADEMARK

In re application of: Tsunenori YAMAUCHI

Serial No.: Not Yet Assigned

Filed: January 24, 2002

For: SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents Washington, D.C. 20231

January 24, 2002

Sir:

Š

The benefit of the filing dates of the following prior foreign applications are hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2001-232561, filed July 31, 2001

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

Respectfully submitted, ARMSTRONG, WESTERMAN & HATTORI, LLP

Atty. Docket No.: 020076

Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006

Tel: (202) 659-2930 Fax: (202) 887-0357

WGK/II

William G. Kratz, Jr. Reg. No. 22,631

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 7月31日

出 願 番 号 Application Number:

特願2001-232561

出 願 人
Applicant(s):

富士通株式会社

2001年11月 2日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願

【整理番号】 0140746

【提出日】 平成13年 7月31日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/73

【発明の名称】 半導体装置及びその製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 山内 経則

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100087479

【弁理士】

【氏名又は名称】 北野 好人

【選任した代理人】

【識別番号】 100114915

【弁理士】

【氏名又は名称】 三村 治彦

【手数料の表示】

【予納台帳番号】 003300

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0012600

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 半導体基板に形成された第1の半導体層と、

前記第1の半導体層上に形成された引き出しベース電極と、

前記第1の半導体層上に形成され、前記引き出しベース電極の側面部で前記引き出しベース電極に接続された、カーボンを含むシリコンゲルマニウムより成るベース層と、

前記ベース層上に形成された第2の半導体層と を有することを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、

前記ベース層は、0.01~6%のカーボンを含む

ことを特徴とする半導体装置。

【請求項3】 請求項1又は2記載の半導体装置において、

前記引き出しベース電極に接続された部分の前記ベース層の不純物濃度が、前 記第2の半導体層直下の前記ベース層の不純物濃度より高い

ことを特徴とする半導体装置。

【請求項4】 請求項1乃至3のいずれか1項に記載の半導体装置において

前記引き出しベース電極直下の絶縁膜のサイドエッチングが 0. 1 μ m以下である

ことを特徴とする半導体装置。

【請求項5】 請求項1乃至4のいずれか1項に記載の半導体装置において

前記ベース層は、前記引き出しベース電極の上面より 0. 0 2 μ m以上上方に 突出している

ことを特徴とする半導体装置。

【請求項6】 請求項1乃至5のいずれか1項に記載の半導体装置において

前記第1の半導体層は、コレクタ層であり、

前記第2の半導体層は、エミッタ層である

ことを特徴とする半導体装置。

【請求項7】 半導体基板に形成された第1の半導体層上に、開口部が形成された引き出しベース電極を形成する工程と、

少なくとも前記開口部内に、カーボンを含むシリコンゲルマニウムより成るベ ース層を形成する工程と、

前記ベース層上に第2の半導体層を形成する工程と

を有することを特徴とする半導体装置の製造方法。

【請求項8】 請求項7記載の半導体装置の製造方法において、

前記ベース層を形成する工程は、前記開口部内及び前記引き出しベース電極上 にカーボンを含むシリコンゲルマニウム層を形成する工程と、前記カーボンを含むシリコンゲルマニウム層が形成された前記開口部内にマスク材を埋め込む工程 と、前記マスク材をマスクとして前記カーボンを含むシリコンゲルマニウム層を エッチングする工程とを有する

ことを特徴とする半導体装置の製造方法。

【請求項9】 請求項7又は8記載の半導体装置の製造方法において、

前記ベース層と前記引き出しベース電極との接続部分に不純物を導入する工程 を更に有する

ことを特徴とする半導体装置の製造方法。

【請求項10】 請求項9記載の半導体装置の製造方法において、

前記不純物を導入する工程では、前記半導体基板の面に対して斜めに不純物を 導入する

ことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及びその製造方法に係り、特にシリコンゲルマニウムを用いた半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

近時、超高周波動作が要求される携帯電話や光伝送等に適用しうるデバイスとして、シリコンゲルマニウムを用いたHBT (Heterojanction Bipolar Transistor) が注目されている。

[0003]

提案されているHBTを図9及び図10を用いて説明する。図9及び図10は、提案されているHBTの製造方法を示す工程断面図である。

[0004]

まず、図9(a)に示すように、p形のシリコン基板110上に、n⁺形の埋め込み拡散層112及びn形のコレクタ層114を順次形成する。

[0005]

次に、コレクタ層114の表面に、パッド酸化膜118を形成する。

[0006]

次に、局所酸化により、素子分離膜122を形成する。この後、コレクタ部123のパッド酸化膜122を除去する。

[0007]

次に、図9(b)に示すように、全面に、多結晶シリコン層125を形成する。次に、引き出しベース電極126となる部分の多結晶シリコン層125にボロンを導入する。

[0008]

次に、全面に、SiNより成る絶縁膜128を形成する。

[0009]

次に、全面に、 SiO_2 より成る絶縁膜129を形成する。

[0010]

次に、図9(c)に示すように、フォトリソグラフィ技術を用い、パッド酸化 膜118に達する開口部130を形成する。

[0011]

次に、開口部130の内壁に、SiNより成る絶縁膜131を形成する。

[0012]

次に、図9(d)に示すように、絶縁膜128と絶縁膜131とをマスクとして、パッド酸化膜118と絶縁膜128上の絶縁膜129とを選択的にエッチングする。この際、引き出しベース電極126直下のパッド酸化膜118もサイドエッチングする。

[0013]

次に、図10(a)に示すように、コレクタ層114の表面が露出している領域に、シリコンゲルマニウムより成る単結晶のp形のベース層132を成長する。ベース層132に含ませるp形不純物としては、ボロンを用いる。

[0014]

次に、図10(b)に示すように、内壁に絶縁膜131が形成された開口部130の内側に、 SiO_2 より成る絶縁膜134及びSiNより成る絶縁膜135を順次形成する。

[0015]

次に、絶縁膜135及び絶縁膜134に、ベース層132に達する開口部13 7を形成する。

[0016]

次に、開口部137を介してベース層132に接続されるn形のエミッタ層136を形成する。

[0017]

次に、図10(c)に示すように、フォトリソグラフィ技術を用い、引き出し ベース電極126を除く領域の多結晶シリコン層125をエッチングする。

[0018]

こうして、提案されているHBTが製造される。

[0019]

このようなシリコンゲルマニウムを用いた HBTは、遮断周波数 f_T が 100 GHz程度と、高速動作を実現し得ることが期待されている。

[0020]

【発明が解決しようとする課題】

しかしながら、上述した提案されているHBTでは、エミッタ層136を形成した後の熱処理等により、ベース層132中からボロンが拡散してしまうことがあった。ベース層132中からボロンが拡散してしまうと、ベース層132におけるキャリアの走行時間が遅くなり、遮断周波数 f_T の低下を招いてしまう。

[0021]

また、提案されているHBTでは、引き出しベース電極126直下の部分のベース層132の成長が極めて不安定であり、空洞が生じる場合もある。このため、提案されているHBTでは、ベース層132と引き出しベース電極126との接続が不安定であり、ベース層132と引き出しベース電極126との間の寄生抵抗が大きくなることがあった。ベース層132と引き出しベース電極126との間の寄生抵抗が大きくなると、雑音の増加を招いてしまう。

[0022]

ここで、ベース層132と引き出しベース電極126との間の寄生抵抗を低減すべく、引き出しベース電極126直下のパッド酸化膜118をより大きくサイドエッチングすることも考えられるが、この場合には、ベース層132とコレクタ層114との間の寄生容量が増加してしまい、HBTの高速動作が著しく阻害されてしまう。

[0023]

そこで、高速動作を実現するとともに、雑音を低減し得るHBTが待望されていた。

[0024]

本発明の目的は、動作速度が速く、雑音の小さい半導体装置及びその製造方法を提供することにある。

[0025]

【課題を解決するための手段】

上記目的は、半導体基板に形成された第1の半導体層と、前記第1の半導体層上に形成された引き出しベース電極と、前記第1の半導体層上に形成され、前記引き出しベース電極の側面部で前記引き出しベース電極に接続された、カーボンを含むシリコンゲルマニウムより成るベース層と、前記ベース層上に形成された

第2の半導体層とを有することを特徴とする半導体装置により達成される。

[0026]

また、上記目的は、半導体基板に形成された第1の半導体層上に、開口部が形成された引き出しベース電極を形成する工程と、少なくとも前記開口部内に、カーボンを含むシリコンゲルマニウムより成るベース層を形成する工程と、前記ベース層上に第2の半導体層を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。

[0027]

【発明の実施の形態】

本発明の一実施形態による半導体装置及びその製造方法を図1を用いて説明する。図1は、本実施形態による半導体装置を示す断面図である。図2乃至図5は、本実施形態による半導体装置の製造方法を示す工程断面図である。

[0028]

(半導体装置)

まず、本実施形態による半導体装置を図1を用いて説明する。

[0029]

図1に示すように、(100)のp形のシリコン基板10上には、n⁺形のAsがドープされたシリコンより成る埋め込み拡散層12が形成されている。

[0030]

埋め込み拡散層12が形成されたシリコン基板10上には、エピタキシャル成長された、リンを含むシリコンより成るn形のコレクタ層14が形成されている

[0031]

コレクタ層14、埋め込み拡散層12及びシリコン基板10には、埋め込み拡 散層12の下面より深くまで溝16が形成されている。溝16は、素子分離を行 うためのものである。

[0032]

コレクタ層14上及び溝16の内面には、膜厚100nmのシリコン酸化膜より成るパッド酸化膜18が形成されている。

[0033]

パッド酸化膜18が形成された溝内には、多結晶シリコン層20が埋め込まれている。

[0034]

コレクタ層14の表面には、素子分離膜22が形成されている。

[0035]

コレクタ層 14 には、埋め込み拡散層 12 に達する n^+ 形のコレクタ補償拡散層 24 が形成されている。

[0036]

パッド酸化膜18上及び素子分離膜22上には、p形の多結晶シリコンより成る引き出しベース電極26が形成されている。

[0037]

更に、全面には、CVD法により形成されたシリコン酸化膜より成る絶縁膜28が形成されている。

[0038]

絶縁膜28、引き出しベース電極26、パッド酸化膜18には、コレクタ層14に達する開口部30が形成されている。引き出しベース電極26直下のパッド酸化膜18のサイドエッチングは、例えば0.1μm以下に抑えられている。

[0039]

開口部30内には、カーボンを含むシリコンゲルマニウムより成る厚さ150nmのp形のベース層32が形成されている。ベース層32には、p形不純物としてボロンが導入されている。ベース層32中にカーボンを含ませているのは、ベース層32中からボロンが拡散してしまうのを抑制するためである。

[0040]

ベース層32中に含ませるカーボンの濃度は、0.01%~6%に設定されている。ベース層32中に含ませるカーボンを6%より大きく設定した場合には、ベース層32の材料がシリコンゲルマニウムとは異なる材料となってしまう。一方、ベース層32に含ませるカーボンを0.01%より小さく設定した場合には、カーボンが少なすぎて、ベース層32中からのボロンの拡散を抑制し得ない。

4

そこで、本実施形態では、ベース層32中に含ませるカーボンの濃度を、0.0 1%~6%の範囲に設定している。

[0041]

コレクタ層14の表面に成長されたベース層32は、単結晶状態になっている 。単結晶状態になっている部分、即ち、コレクタ層14の表面に成長されたベー ス層32は、真性ベース領域として機能する。

[0042]

パッド酸化膜18、引き出しベース電極26、及び絶縁膜28の側面部に成長されたベース層32は、多結晶状態になっている。ベース層32の多結晶状態となっている部分の上端、即ち、ベース層32の上端は、引き出しベース電極26の上面より例えば0.02μm以上上方に突出している。

[0043]

ベース層32と引き出しベース電極26との接続部分には、p形不純物が高濃度に導入されている。換言すれば、コレクタ層14の表面に成長された部分のベース層32の不純物濃度より、引き出しベース電極26と接続される部分のベース層32の不純物濃度の方が高く設定されている。ベース層32と引き出しベース電極26との接続部分にp形不純物を高濃度に導入するのは、ベース層32と引き出しベース電極26との接続部分にp形不純物を高濃度に導入するのは、ベース層32と引き出しベース電極26との間の寄生抵抗を低減し、低雑音化を実現するためである。

[0044]

ベース層32が形成された開口部30の内壁には、シリコン酸化膜より成るサイドウォール絶縁膜34が形成されている。

[0045]

ベース層32上及びサイドウォール絶縁膜34上には、n形のアモルファスシリコンより成るエミッタ層36が形成されている。

[0046]

絶縁膜28には、コレクタ補償拡散層24に達する開口部38が形成されている。また、絶縁膜28には、引き出しベース電極26に達する開口部40が形成されている。

[0047]

絶縁膜28上には、開口部38を介してコレクタ補償拡散層24に電気的に接続されたコレクタ電極42が形成されている。また、絶縁膜28上には、開口部40を介して引き出しベース電極26に電気的に接続されたベース電極44が形成されている。エミッタ層36上には、エミッタ電極46が形成されている。

[0048]

こうして本実施形態による半導体装置が構成されている。

[0049]

本実施形態による半導体装置は、ベース層32の材料としてカーボンを含むシ リコンゲルマニウムが用いられていることに主な特徴の一つがある。

[0050]

上述した提案されているHBTでは、エミッタ層136等を熱処理する際に、ベース層132中からボロンが拡散してしまうことがあった。ベース層132中からボロンが拡散すると、ベース層132中におけるキャリアの走行時間が遅くなり、遮断周波数 f Tの低下を招いてしまう。

[0051]

これに対し、本実施形態では、シリコンゲルマニウムより成るベース層32にカーボンを含ませているため、ボロンの拡散に強い影響を与える格子間シリコンの作用が抑制される。このため、エミッタ層36等を例えば950℃程度で熱処理した場合であっても、ベース層32中からボロンが拡散してしまうのを抑制することができる。

[0052]

また、本実施形態による半導体装置は、ベース層32と引き出しベース電極26とが、開口部30の内壁の部分で接続されていることにも、主な特徴の一つがある。

[0053]

上述した提案されているHBTでは、引き出しベース電極126の直下にベース層132を成長することにより、ベース層132と引き出しベース電極126 とを電気的に接続していたため、ベース層132と引き出しベース電極126の

電気的な接続が不安定であった。このため、上述した提案されているHBTでは、ベース層132と引き出しベース電極126との間の寄生抵抗が大きくなることがあり、雑音の増加を招くことがあった。

[0054]

これに対し、本実施形態による半導体装置では、ベース層32と引き出しベース電極26とを開口部30の内壁の部分で接続するため、ベース層32と引き出しベース電極26とを安定して接続することができる。このため、本実施形態によれば、ベース層32と引き出しベース電極26との間の寄生抵抗を小さくすることができ、雑音を低減することが可能となる。

[0055]

また、本実施形態による半導体装置は、引き出しベース電極26直下のパッド 酸化膜18のサイドエッチングが極めて小さいことにも主な特徴の一つがある。

[0056]

上述した提案されているHBTでは、引き出しベース電極126直下のパッド酸化膜118を大きくサイドエッチングし、サイドエッチングされた領域にもベース層132を成長するため、ベース層132とコレクタ層114との間の寄生容量が大きくなり、動作速度の向上における阻害要因となっていた。

[0057]

これに対し、本実施形態によれば、引き出しベース電極26直下のパッド酸化膜18のサイドエッチングが例えば0.1 μ m以下と小さく抑えられているため、真性ベース領域を小さくすることが可能となる。このため、本実施形態によれば、ベース層32とコレクタ層14との間の寄生容量を最小限に抑えることができ、動作速度の向上を実現することができる。

[0058]

図9及び図10に示す提案されているHBTでは、開口部130の幅を0.6 μ m、引き出しベース電極126直下のサイドエッチングを片側で0.2 μ mとすると、真性ベース領域の幅は1.0 μ mと大きい。これに対し、本実施形態では、開口部30の幅を0.6 μ mとすると、真性ベース領域の幅も0.6 μ mに抑えられる。このため、本実施形態によれば、上述した提案されているHBTと

比べて、寄生容量を例えば50%以下に低減することが可能となる。

[0059]

また、本実施形態による半導体装置は、ベース層32と引き出しベース電極26との接続部分に、不純物が高濃度に導入されていることにも主な特徴の一つがある。

[0060]

上述した提案されているHBTでは、単に、引き出しベース電極126直下のコレクタ層114表面にベース層132を成長して、ベース層132と引き出しベース電極126とを電気的に接続するため、ベース層132と引き出しベース電極126との間の寄生抵抗を小さく設定することが困難であった。

[0061]

これに対し、本実施形態によれば、ベース層32と引き出しベース電極26との接続部分に、不純物が高濃度に導入されているため、ベース層32と引き出しベース電極26との間の寄生抵抗を小さくすることができる。本実施形態によれば、ベース層32と引き出しベース電極26との間の寄生抵抗を低減することができる。、雑音を低減することができる。

[0062]

このように、本実施形態によれば、動作速度が速く、雑音の小さい半導体装置 を提供することができる。

[0063]

(半導体装置の製造方法)

次に、本実施形態による半導体装置の製造方法を図2万至図5を用いて説明する。

[0064]

まず、図2(a)に示すように、(100)のp形のシリコン基板10に、イーオン注入法により、Asがドープされたシリコンより成る厚さ $1.5\mu mon^+$ 形の埋め込み拡散層12を形成する。

[0065]

次に、全面に、減圧CVD法により、リンを含むシリコン層をエピタキシャル

成長することにより、厚さ1μmのn形のコレクタ層14を形成する。

[0066]

次に、図2(b)に示すように、埋め込み拡散層12より深くまで達する溝16を形成する。

[0067]

次に、全面に、熱酸化法により、膜厚50nmのシリコン酸化膜より成るパッド酸化膜18を形成する。

[0068]

次に、内面にパッド酸化膜18が形成された溝16内に、多結晶シリコン層20を埋め込む。

[0069]

次に、局所酸化により、素子分離膜22を形成する。

[0070]

次に、イオン注入法により、コレクタ部 23 にリンを高濃度に導入し、これにより、埋め込み拡散層 12 に達する n^+ 形のコレクタ補償拡散層 24 を形成する。イオン注入条件は、例えば、加速エネルギー 120 ke V、ドーズ量 1×10 15 c m^{-2} とすることができる。

[0071]

次に、全面に、熱CVD法により、厚さ300nmの多結晶シリコン層を形成する。多結晶シリコン層は、引き出しベース電極126を形成するためのものである。

[0072]

次に、イオン注入法により、多結晶シリコン層に、ボロンを導入する。

[0073]

次に、多結晶シリコン層を引き出しベース電極26の形状にパターニングする。こうして、引き出しベース電極26が形成される。

[0074]

次に、全面に、CVD法により、膜厚300nmのシリコン酸化膜より成る絶縁膜28を形成する(図2(c)参照)。

[0075]

次に、図3(a)に示すように、フォトリソグラフィ技術を用い、絶縁膜28、引き出しベース電極26及びパッド酸化膜18をエッチングことにより、コレクタ層14に達する開口部30を形成する。開口部30は、例えば、以下のようにして形成する。

[0076]

即ち、まず、フォトリソグラフィ技術を用い、ドライエッチングにより、絶縁膜28と引き出しベース電極26とをエッチングする。この際、パッド酸化膜18をエッチングすることなく、引き出しベース電極26のエッチングが完了した段階で、エッチングをストップする。

[0077]

次に、ウエットエッチングにより、パッド酸化膜18をエッチングする。パッド酸化膜18をエッチングする際に、ウエットエッチングを用いるのは、コレクタ層14にダメージを与えないようにするためである。

[0078]

パッド酸化膜18をエッチングする際、引き出しベース電極26直下のパッド酸化膜18のサイドエッチングは、例えば0.1μm以下に抑えることが望ましい。これにより、真性ベース領域を小さくすることができ、ベース層32とコレクタ層14との寄生容量を低減することができるためである。

[0079]

次に、全面に、熱CVD法により、カーボンを含むシリコンゲルマニウムより成る厚さ150nmop形のベース層32を形成する。ベース層32を形成する際に成長チャンバ内に導入する成長ガスは、ゲルマニウムを20%、カーボンを0.4%、ボロンを 5×10^{18} cm $^{-3}$ とする。なお、成長ガスの組成は、所望の濃度プロファイルを実現し得るよう適宜設定すればよい。

[0080]

コレクタ層14の表面には、ベース層32が単結晶状態に成長される。一方、 絶縁膜28、引き出しベース電極26及びパッド酸化膜18が露出している部分 には、ベース層32が多結晶状態に成長される。 [0081]

コレクタ層14の表面にベース層32を単結晶状態に成長するためには、コレクタ層14の表面を、自然酸化膜等の存在しない極めて清浄な状態にしておくことが必要である。コレクタ層14の表面を極めて清浄な状態にするためには、例えば、ベース層32を成長する前に、成長チャンバ内に水素ガスを導入し、これにより、コレクタ層14表面の自然酸化膜等をエッチングすればよい。なお、コレクタ層14表面の自然酸化膜等をエッチングする際に、引き出しベース電極26直下のパッド酸化膜18のサイドエッチングが大きくなりすぎないよう、留意することが必要である。

[0082]

次に、図3(b)に示すように、基板面に対して斜めにイオン注入を行うことにより、開口部30の内壁部分に、p形不純物を高濃度に導入する。この際、イオン注入の角度は、基板面に対して例えば45°に設定する。基板面に対して斜めにイオン注入を行うのは、開口部30の内壁部分に不純物を高濃度に導入する一方で、コレクタ層14上に成長された部分の真性ベース領域に不純物を導入しないようにするためである。

[0083]

開口部 300 の内壁の紙面左側の部分にイオン注入を行う際には、基板面に対して紙面右斜め上からイオン注入を行い、開口部 300 内壁の紙面右側の部分にイオン注入を行う際には、基板面に対して紙面左斜め上からイオン注入を行う。イオン注入条件は、例えば、BF $_2$ を用いる場合には、加速エネルギー 15 keV、ドーズ量 3×10^{15} cm $^{-2}$ とする。

[0084]

なお、イオン注入の角度は、基板面に対して45°に限定されるものではなく、開口部30の幅や深さ等を考慮して適宜設定すればよい。また、加速エネルギーやドーズ量も、後工程での熱処理等による不純物の拡散等を考慮して適宜設定すればよい。

[0085]

次に、図3(c)に示すように、ベース層32が形成された開口部30内にレ

ジスト48を埋め込む。

[0086]

次に、図4 (a) に示すように、レジスト48をマスクとして、反応性イオンエッチングにより、ベース層32をエッチングする。エッチングガスとしては、例えば、BC1₃とC1₂との混合ガスを用いる。この際、引き出しベース電極26の上面より上方の位置で、ベース層32のエッチングをストップする。このように、引き出しベース電極26の上面より上方の位置でベース層32のエッチングをストップするのは、引き出しベース電極26の上面より下方までベース層32のエッチングをストップするのは、引き出しベース電極26までもがエッチングされてしまい、ベース層32と引き出しベース電極26との間の寄生抵抗が増加してしまうためである。なお、エッチングプロセスのばらつきを考慮すると、引き出しベース電極26の上面より例えば0.02μm上方の位置でベース層32のエッチングをストップするようにすることが望ましい。

[0087]

次に、図4(b)に示すように、レジスト48を除去する。

[0088]

次に、熱CVD法により、膜厚100nmのシリコン窒化膜を形成する。シリコン窒化膜は、サイドウォール絶縁膜34を形成するためのものである。

[0089]

次に、異方性エッチングにより、シリコン窒化膜をエッチングする。これにより、内面にベース層32が形成された開口部30の内壁に、シリコン窒化膜より成るサイドウォール絶縁膜34が形成される(図4(c)参照)。

[0090]

次に、熱CVD法により、Asが 3×10^{20} cm $^{-3}$ の濃度でドープされたn形のアモルファスシリコンより成るエミッタ層 3.6を形成する。

[0091]

次に、例えば、900℃、10秒の熱処理を行う。なお、熱処理条件は、所望 ${\it o}$ ${\it h}_{\rm FE}$ が得られるよう適宜設定すればよい。

[0092]

次に、フォトリソグラフィ技術を用い、エミッタ層36をパターニングする(図5(a)参照)。

[0093]

次に、図5(b)に示すように、コレクタ補償拡散層24に達する開口部38 と、引き出しベース電極26に達する開口部40とを形成する。

[0094]

次に、スパッタ法により、膜厚100nmoTiN膜と膜厚 $1\mu moA1$ 膜と順次形成する。

[0095]

次に、フォトリソグラフィ技術を用い、A1膜及びTiN膜をパターニングすることにより、コレクタ電極42、エミッタ電極46、及びベース電極44を形成する。

[0096]

こうして本実施形態による半導体装置が製造される。

[0097]

(評価結果)

次に、本実施形態による半導体装置の評価結果を図6及び図7を用いて説明する。図6は、熱処理条件を変化させた場合の各元素の濃度プロファイルを示すグラフである。図7は、雑音指数の測定結果を示すグラフである。

[0098]

まず、ベース層中のボロンの拡散に関する評価結果について、図6を用いて説明する。

[0099]

図6の実施例1は、熱処理条件を850℃、15秒とした場合の濃度プロファイルであり、実施例2は、熱処理条件を900℃、15秒とした場合の濃度プロファイルである。実施例3は、熱処理条件を950℃、5秒とした場合の濃度プロファイルであり、実施例4は、熱処理条件を950℃、15秒とした場合の濃度プロファイルであり、実施例5は、熱処理条件を950℃、30秒とした場合の濃度プロファイルである。いずれの場合も、ベース層32の組成は、ゲルマニ

ウム20%、カーボン0.4%、ボロン濃度 $1 \times 10^{18} \text{ cm}^{-3}$ とした。

[0100]

図6に示すように、エミッタ層36中のリン(P)については、熱処理条件を変化させることにより、濃度が変化している。このことから、エミッタ層36中のリンについては、熱処理により拡散が生じていることが分かる。

[0101]

一方、ベース層32中のボロン(B)とゲルマニウム(Ge)については、熱処理条件を変化させても、濃度は殆ど変化していない。このことから、ベース層32中のボロンとゲルマニウムについては、熱処理により殆ど拡散が生じていないことが分かる。即ち、本実施形態では、ベース層の材料として、0.01%~6%のカーボンを含むシリコンゲルマニウムを用いているため、ベース層32中からボロンが拡散するのが抑制されている。

[0102]

このことから、本実施形態によれば、動作速度の速い半導体装置を提供し得ることが分かる。

[0103]

次に、雑音指数に関する評価結果について、図7を用いて説明する。

[0104]

図7の横軸はコレクタ電流 I_C を示しており、縦軸は雑音指数 NF_{min} を示している。測定条件は、動作周波数を 2. OGHz とし、 V_{CE} を 1. 5 V とした。

[0105]

実施例6は、本実施形態による半導体装置の雑音指数を示しており、比較例1 は、上述した提案されている半導体装置の雑音指数を示している。

[0106]

低雑音アンプの実用的なコレクタ電流領域である5mA付近において、比較例 1、即ち、提案されている半導体装置では、雑音指数が1.0dB程度であるのに対し、実施例6、即ち本実施形態による半導体装置では、雑音指数が0.4dB程度と激減している。

[0107]

このことから、本実施形態によれば、雑音の小さい半導体装置を提供し得ることが分かる。

[0108]

(変形例)

次に、本実施形態による半導体装置の製造方法の変形例を図8を用いて説明する。図8は、本変形例による半導体装置の製造方法を示す工程断面図である。

[0109]

本実施形態による半導体装置の製造方法は、CMP法により開口部30内にマスク材50を埋め込み、このマスク材50をマスクとしてベース層32をエッチングすることに主な特徴がある。

[0110]

まず、図2(a)乃至図3(b)を用いて上述した工程については、上記と同様であるので説明を省略する。

[0111]

次に、図8(a)に示すように、ベース層32が形成された開口部30内に、 CMP法により、例えばPSGより成るマスク材50を埋め込む。

[0112]

次に、図8(b)に示すように、マスク材50をマスクとして、ベース層32をエッチングする。この際、引き出しベース電極26の上面より上方でベース層32のエッチングをストップする。具体的には、引き出しベース電極26の上面より例えば0.02μm以上上方でベース層32のエッチングをストップする。このようにエッチングするためには、例えばベース層32のエッチング量を0.1μm程度に設定すればよい。

[0113]

このようにCMP法により開口部内にマスク材を埋め込み、このマスク材をマスクとしてベース層をエッチングしてもよい。

[0114]

[変形実施形態]

本発明は上記実施形態に限らず種々の変形が可能である。

[0115]

例えば、上記実施形態では、ベース層の材料として一様な組成の材料を用いたが、ベース層の組成が一様でなくてもよい。例えば、カーボンを含むシリコンゲルマニウム層が中央部に挟み込まれたサンドイッチ構造のベース層を形成してもよい。

[0116]

また、上記実施形態では、基板面に対して斜めにイオン注入することにより、ベース層と引き出しベース電極との接続部分に高濃度に不純物を導入したが、他の方法により、ベース層と引き出しベース電極との接続部分に高濃度に不純物を導入してもよい。例えば、内面にベース層が形成された開口部の内壁部分に不純物を含む膜、即ち不純物含有膜を形成し、この後、熱処理を行うことにより、不純物含有膜中の不純物を、ベース層と引き出しベース電極との接続部分に拡散してもよい。

[0117]

また、上記実施形態では、基板面に対して斜めにイオン注入する際にボロンを 用いたが、ボロンに限定されるものではなく、他のp形不純物を用いてもよい。

[0118]

また、上記実施形態では、図3 (b) に示すように、全面にベース層32が形成されている状態で、基板面に対して斜めにイオン注入を行ったが、エミッタ層36を形成する前の段階であれば、どの段階で斜めにイオン注入を行ってもよい

[0119]

また、斜めにイオン注入することにより側壁における接続の寄生抵抗を低減する技術は、他のあらゆるデバイスに対しても有効である。例えば、ゲルマニウムを含まないp形エピタキシャルベーストランジスタ等に適用することもできる。

[0120]

また、上記実施形態では、HBTを例に説明したが、上述したHBTを構成要素とするBiCMOS等の複合集積回路にも適用することができる。

[0121]

また、上記実施形態では、npnトランジスタを例に説明したが、導電型を反対に設定することにより、pnpトランジスタに適用することもできる。

[0122]

【発明の効果】

以上の通り、本発明によれば、シリコンゲルマニウムより成るベース層にカーボンを含ませているため、ベース層中からボロンが拡散してしまうのを抑制することができる。また、本発明によれば、ベース層と引き出しベース電極とが、開口部の内壁の部分で接続するため、ベース層と引き出しベース電極とを安定して接続することができ、ベース層と引き出しベース電極との間の寄生抵抗を小さく抑えることができる。また、本発明によれば、引き出しベース電極直下のパッド酸化膜のサイドエッチングが極めて小さく抑えられているため、ベース層とコレクタ層との間の寄生容量を小さく抑えることができる。また、本発明によれば、ベース層と引き出しベース電極との接続部分に、不純物が高濃度に導入されているため、ベース層と引き出しベース電極との間の寄生抵抗を小さく抑えることができる。従って、本発明によれば、動作速度が速く、雑音の小さい半導体装置を提供することができる。

【図面の簡単な説明】

【図1】

本発明の一実施形態による半導体装置を示す断面図である。

【図2】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図 (その1) である。

【図3】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図 (その2) である。

【図4】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図 (その3) である。

【図5】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図 (その4) である。

【図6】

熱処理条件を変化させた場合の各元素の濃度プロファイルを示すグラフである

【図7】

雑音指数の測定結果を示すグラフである。

【図8】

本発明の一実施形態の変形例による半導体装置の製造方法を示す工程断面図である。

【図9】

提案されているHBTの製造方法を示す工程断面図(その1)である。

【図10】

提案されているHBTの製造方法を示す工程断面図 (その2) である。

【符号の説明】

- 10…シリコン基板
- 12…埋め込み拡散層
- 14…コレクタ層
- 16…溝
- 18…パッド酸化膜
- 20…多結晶シリコン層
- 22…素子分離膜
- 23…コレクタ部
- 24…コレクタ補償拡散層
- 26…引き出しベース電極
- 28…絶縁膜
- 30…開口部
- 32…ベース層
- 34…サイドウォール絶縁膜


- 36…エミッタ層
- 3 8 … 開口部
- 40…開口部
- 42…コレクタ電極
- 44…ベース電板
- 46…エミッタ電極
- 48…レジスト
- 50…マスク材
- 110…シリコン基板
- 112…埋め込み拡散層
- 114…コレクタ層
- 118…パッド酸化膜
- 122…素子分離膜
- 123…コレクタ部
- 125…多結晶シリコン層
- 126…引き出しベース電極
- 128…絶縁膜
- 129…絶縁膜
- 130…開口部
- 131…絶縁膜
- 132…ベース層
- 134…絶縁膜
- 135…絶縁膜
- 136…エミッタ層
- 137…開口部

【書類名】

図面

【図1】


本発明の一実施形態による半導体装置を示す断面図




【図2】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その1)


(a) $\begin{array}{c|c}
 & n \\
\hline
 & n^+ \\
\hline
 & p \\
\hline
 & 12
\end{array}$







【図3】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その2)










【図4】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その3)









【図5】


本発明の一実施形態による半導体装置の製造方法を示す 工程断面図 (その4)






【図6】

熱処理条件を変化させた場合の各元素の 濃度プロファイルを示すグラフ




【図7】


雑音指数の測定結果を示すグラフ



【図8】


本発明の一実施形態の変形例による半導体装置の製造方法を示す 工程断面図






【図9】


提案されているHBTの製造方法を示す工程断面図(その1)




【図10】

提案されているHBTの製造方法を示す工程断面図(その2)







【書類名】 要約書

【要約】

【課題】 動作速度が速く、雑音の小さい半導体装置及びその製造方法を提供する。

【解決手段】 半導体基板10に形成された第1の半導体層14と、第1の半導体層14上に形成された引き出しベース電極26と、第1の半導体層上に形成され、引き出しベース電極の側面部で引き出しベース電極に接続された、カーボンを含むシリコンゲルマニウムより成るベース層32と、ベース層上に形成された第2の半導体層36とを有している。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社